



Architecture du logiciel d'un contrôleur de disque SSD

Notre client, spécialiste en modules IP de gestion de flash pour ASICs développe un module IP de gestion de SSD. Une grande partie du standard est géré dans l'IP mais certaines fonctions nécessitent un logiciel de contrôle.

Nous avons réalisé une étude d'architecture pour ce logiciel en tenant compte de contraintes fortes:

- portabilité (le choix du CPU étant laissé au concepteur du SSD)
- performances (le logiciel devant être capable d'exploiter toute la bande passante disponible aussi bien sur le lien de communication avec l'hôte que vers la flash).

Nous avons fourni une définition d'architecture complète pouvant servir de cahier des charges pour la réalisation du logiciel.

Simulation du comportement temps-réel d'une plateforme audio

Notre client désirait concevoir une nouvelle plateforme permettant de traiter de grosses quantités de données audio avec des contraintes temps-réel très strictes (de l'ordre de la milliseconde) et des besoins de bande passante très importants sur des mémoires flash.

Nous avons modélisé les flux de données impliqués par l'enchaînement des calculs pour pouvoir évaluer et mesurer la faisabilité d'une réalisation sur un processeur multicoeur Cortex/A9 (i.MX6 quad) sous Linux ou RTOS, en évaluant les délais et l'indéterminisme inhérent à l'OS. Nous avons ensuite réalisé un simulateur, tournant sur le processeur cible et permettant de mesurer ces délais et avons procédé à une analyse détaillée.